적응형 수신기 설계를 간소화하는 새로운 45dB, 500MHz 가변 이득 증폭기(VGA) X-Amp™

소개 무선 통신 장비 설계는 일반적으로 전략적 신호 체인 정의 및 분석으로 시작됩니다. 신호 경로의 각 요소에 대한 구성 요소 사양을 적절하게 식별하려면 잡음 지수(NF), 선형성, 왜곡 및 동적 범위를 모두 제품 개발 주기의 초기 단계에서 고려해야 합니다. 신호 체인 예산 분석을 통해 설계자는 신속하게 구성 요소를 선택하고, 고려 중인 설계 아키텍처의 성능을 분석 및 비교할 수 있습니다. RF 및 IF 신호 블록과 관련된 스펙트럼 선택성, 선형성 및 노이즈 메커니즘에 특별한 주의를 기울여야 하는 이동 통신 시스템에서는 문제가 더 심각합니다. 수신기는 관심 신호를 더 쉽게 조작할 수 있는 낮은 IF 주파수에서 가변 이득을 사용하여 수신 신호 강도에 적응형 감도를 제공하도록 설계할 수 있습니다. 대부분의 스펙트럼 그루밍(주파수 형성 및 필터링)은 SAW 장치, 수정 및 수동 집중 요소 RLC 필터 네트워크를 사용하여 매우 협대역 통과 필터를 쉽게 실현할 수 있는 낮은 IF 주파수에서 구현되는 경향이 있습니다. 정확한 채널 선택 후 자동 이득 제어(AGC) 회로를 사용하여 수신된 신호를 원하는 레벨로 확장할 수 있습니다. AGC를 사용하면 수신 신호 강도에 따라 감도가 달라지는 수신기 설계가 생성됩니다. 적응형 감도는 페이딩 채널 모바일 환경에 내재된 거리의 영향을 줄입니다. 고성능 가변 이득 증폭기는 필요한 동적 범위와 잡음 성능을 제공하는 데 종종 필요합니다. 배경 가변 이득 증폭기(VGA)는 반세기 이상 동안 다양한 원격 감지 및 통신 장비에 사용되었습니다. 초음파, 레이더, 라이더에서 무선 통신, 심지어 음성 분석에 이르기까지 다양한 응용 분야에서 동적 성능을 향상시키기 위해 가변 이득을 활용했습니다. 초기 설계에서는 고정 이득 증폭기 단계를 전환하여 이진 방식으로 수신기 감도를 조정함으로써 이득 선택을 달성했습니다. 이후 구현에서는 더 넓은 범위의 이산 이득 제어를 달성하기 위해 고정 이득 증폭기에 이어 단계 감쇠기를 사용했습니다. 최신 설계는 전압 가변 감쇠기(VVA), 아날로그 배율기 및 이득 보간기와 같은 수단을 통해 아날로그 기술을 사용하여 연속 전압 제어 이득을 달성합니다. 그림 1. 일반적인 가변 이득 아키텍처. 연속 및 이산 가변 이득 제어를 모두 제공하기 위해 다양한 아키텍처가 일반적으로 사용됩니다. 자동 이득 제어와 같은 애플리케이션에는 종종 지속적인 아날로그 이득 제어가 필요합니다. 가장 간단한 설계는 고정 이득 버퍼 증폭기가 뒤따르는 아날로그 승수를 사용합니다. 이러한 설계에는 교정이 필요한 비선형 이득 제어 기능이 포함되는 경우가 많습니다. 또한 승산기 코어는 허용할 수 없는 고주파 이득 변동뿐 아니라 열악한 이득 법칙 정확도 및 안정성을 초래할 수 있는 온도 및 공급 전압 종속성으로 인해 어려움을 겪습니다. 전치 증폭기/감쇠기/후증 증폭기 아키텍처를 사용하는 설계는 저잡음 작동과 우수한 대역폭을 제공할 수 있지만 입력 IIP3(XNUMX차 인터셉트)가 상당히 낮은 경향이 있어 동적 범위가 높은 수신기에서 성능을 제한합니다. . 또 다른 종류의 솔루션은 전압 가변 감쇠기를 사용한 후 고정 이득 사후 증폭을 사용합니다. VVA는 dB 단위의 선형인 정확한 감쇠 전달 함수를 제공할 수 있지만 적절한 감쇠 범위를 제공하기 위해 여러 VVA를 계단식으로 배열해야 하는 경우가 많습니다. 캐스케이딩은 감쇠 전달 함수의 변화에 ​​대한 민감도를 증가시킵니다. VVA의 로딩 효과로부터 신호 소스를 버퍼링하고 잡음 지수에 대한 감쇠기의 영향을 줄이기 위해 신호를 사전 증폭해야 하는 경우가 있습니다. 낮은 잡음 지수를 생성하는 데 필요한 높은 이득은 입력 XNUMX차 인터셉트를 감소시킵니다. 그림 2. AD8367 X-Amp VGA의 아키텍처. AGC가 포함된 AD8367 X-AMP VGA 600년 전 Analog Devices AD602 및 AD26(Analog Dialogue 2-1992, XNUMX)에서 시작된 X-AMP 아키텍처는 본질적으로 다음과 같은 선형 dB 이득 제어 기능을 허용합니다. 온도와 무관합니다. 이것은 연속적인 dB 선형 이득 제어 기능을 제공하기 위해 고선형 증폭기 및 보간기 단계와 함께 저항성 래더 네트워크로 구성됩니다. AD8367(그림 2)은 최신 세대의 X-AMP VGA입니다. 이 설계는 수백 MHz에 이르는 적당한 이득과 지금까지 기존 반도체 처리에서 사용할 수 있었던 것보다 더 높은 주파수에서 개선된 선형성을 제공하는 새로운 초고속 상보형 바이폴라 프로세스(XFCB2.0)에서 구현됩니다. 그림 2에서 볼 수 있듯이 입력 신호는 탭 포인트 간에 9dB 단계의 감쇠를 생성하도록 설계된 접지 참조 5단 R-nR 저항성 래더 네트워크에 적용됩니다. 가변 트랜스컨덕턴스(gm) 단계로 탭 포인트를 감지하여 부드러운 이득 제어를 달성합니다. 이득 제어 전압에 따라 보간기는 활성 단계를 선택합니다. 예를 들어, 첫 번째 단계가 활성화되면 0dB 탭 포인트가 감지됩니다. 마지막 단계가 활성화되면 45dB 지점이 감지됩니다. 탭 포인트 사이에 있는 감쇠 레벨은 인접한 gm 단계를 동시에 활성화하여 개별 탭 포인트 감쇠의 가중 평균을 생성함으로써 달성됩니다. 이러한 방식으로 매우 정밀한 스케일링을 가진 부드럽고 단조로운 dB 선형 감쇠 기능이 합성됩니다. 이상적인 dB 단위 선형 전달 함수는 다음과 같이 표현될 수 있습니다. dB 단위, 일반적으로 –1dB, VGAIN = 50V에 대한 외삽 이득 VGAIN은 이득 제어 전압입니다. AD8367의 기본 연결 개요, 이득 전달 함수 및 일반적인 이득-오류 패턴은 이득 전달 함수의 3dB/V 및 –50dB 절편의 기울기를 보여주는 그림 5에 나와 있습니다. 50mV ≤ VGAIN ≤ 950mV의 제어 전압 범위. 이 장치를 사용하면 MODE 핀의 간단한 핀 스트랩으로 게인 슬로프를 반전시킬 수 있습니다. 역 이득 모드는 자동 이득 제어(AGC) 애플리케이션에서 편리합니다. 여기서 이득 제어 기능은 감지된 출력 전력을 미리 결정된 설정값 수준과 비교하는 오류 적분기에서 파생됩니다. 제곱 법칙 검출기와 통합된 온칩 오류 적분기를 통해 장치를 독립형 AGC 하위 시스템으로 사용할 수 있습니다. 그림 3. 다양한 온도에서 일반적인 오류를 보여주는 기본 AD8367 VGA 애플리케이션 회로 및 이득 제어 전달 기능. 일반적인 독립형 AGC 회로는 4dB 입력 전압 단계에 대한 시간 영역 응답과 함께 그림 10에 나와 있습니다. 이 예에서 신호 입력은 70MHz 정현파이고 입력은 -17에서 -7dBm(200옴 참조)으로 단계적으로 변조됩니다. 출력 신호 전력은 내부 제곱 법칙 검출기에 의해 전압으로 측정되고 내부 354mV rms 기준과 비교됩니다. 검출기의 출력은 외부 커패시터 CAGC를 사용하여 통합된 전류입니다. CAGC 커패시터에서 발생하는 전압은 GAIN 핀을 구동하여 이득을 줄이거나 늘립니다. 출력 신호 레벨의 rms 값이 내부 354mV 기준과 같아지면 루프가 안정화됩니다. 입력 신호가 354mV rms 미만인 경우 DETO 핀은 GAIN 핀의 전압을 감소시키는 전류를 싱크합니다. 입력 신호가 354mV rms 이상으로 증가하면 DETO 핀이 전류를 소싱하여 GAIN 핀의 전압을 증가시킵니다. 이 애플리케이션에서는 입력 신호의 rms 값이 내부 기준을 초과할 때 이득이 감소하도록 하기 위해 역 이득 모드가 필요합니다. GAIN 핀에 적용된 결과 전압인 VAGC는 RSSI(수신 신호 강도 표시)로 사용될 수 있으며, 이는 354mV rms 기준과 비교하여 입력 신호 강도를 나타냅니다. 사인파 파형의 경우 1옴 부하에 대해 200V pp 출력 신호가 발생합니다. 그림 4. 기본 AD8367 AGC 애플리케이션 회로 및 70MHz에서 시간 영역 응답. 신호 사슬 분석 최신 슈퍼헤테로다인 아키텍처가 그림 5에 나와 있습니다. AD8367은 수신(Rx) 경로에 사용되어 RF 신호 레벨이 변경됨에 따라 전체 수신기 이득을 적응적으로 조정합니다. 송신(Tx) 경로에서 AD8367은 RF 전력 감지기와 함께 사용되어 원하는 출력 전력 수준을 유지합니다. 그림 5. IF 레벨 제어를 위해 VGA를 사용하는 슈퍼헤테로다인 아키텍처. VGA는 중간 주파수 단계에서 전체 수신기 감도를 적응적으로 조정하고 전송된 전력 수준을 제어하는 ​​데 사용됩니다. 수신 경로를 고려하여 신호 경로 예산 분석을 사용하여 전체 감도와 동적 범위를 평가할 수 있습니다. 이 예에서는 1MHz 잡음 대역폭을 사용하여 PCS-CDMA 신호가 선택되었습니다. AD8367 IF VGA의 출력에서 ​​역방향으로 작업하면 입력 감도와 동적 범위를 분석할 수 있습니다. 그림 6은 수신기 입력에서 IF VGA 출력까지의 상세한 예산 분석을 나타냅니다. 그림 6. 1900MHz IF가 있는 70MHz CDMA에 대한 Rx 경로 예산 분석. 위의 예에서 AD8367은 I&Q 복조기 이전에 수신된 신호 레벨을 제어합니다. AD8367은 가변 감쇠를 사용한 후 이득 후 증폭기를 사용하는 VGA의 예입니다. 이 스타일의 VGA는 본질적으로 일정한 OIP3와 게인 설정에 따라 달라지는 잡음 지수를 나타냅니다. AD8367은 최대 이득에서 최소 잡음 지수를 제공하고 최소 이득에서 최대 입력 XNUMX차 인터셉트를 제공합니다. 이 독특한 조합을 통해 수신 신호 강도에 따라 수신기의 감도와 입력 선형성을 동적으로 제어할 수 있습니다. AD8367(데이터 시트 및 추가 정보를 보려면 이 링크를 클릭)은 -40 ~ +85°C의 온도 범위에서 특성화되며 14리드 TSSOP(Thin-shrunk Small Outline Package)로 패키징됩니다. 단일 3~5V 공급 장치에서 작동합니다. 이 장치는 3MHz의 –500dB 작동 대역폭을 가지고 있습니다. 데이터 시트는 70MHz, 140MHz, 190MHz 및 240MHz와 같은 일반적인 IF 주파수에 대한 자세한 사양을 제공합니다. 이 기사의 PDF 또는 인쇄된 버전을 읽고 있는 경우 www.analog.com을 방문하여 데이터 시트를 다운로드하거나 샘플을 요청하십시오. AD8367은 일반적으로 재고가 있으며 평가 보드도 사용할 수 있습니다. 감사의 말 혁신적인 AD8367은 Barrie Gilbert와 John Cowles가 설계했습니다.

메시지를 남겨주세요 

메시지 목록